FPGAをC言語でプログラミングしてみた！Xilinx編

FPGAをC言語でプログラミングしてみました。

実際にXilinxのFPGAを使ってシリアル通信+GPIOの制御をしています。

ハードウェア・IPの構築方法から、簡単なテスト方法まで一連の流れを紹介します。

FPGAをC言語でプログラミングしてみた！Xilinx編

C言語でプログラムして、実際にFPGAのボードを動かしてみました。

FPGA内のハードウェアを構築する箇所から始めてみました。

C言語でテストできるソフトCPU(MicroBlaze)・IPの配線方法含めて説明します。

実際にXilinxの開発環境(Vitis)でLチカ+シリアル通信まで確認しています。

実際のテスト動画含めて紹介してますので、是非一緒にご覧ください。

XilinxのFPGAの評価ボードを使用

今回シリアル(UART)通信はFPGAとPC間で行います。

GPIOは評価ボードに実装済のLEDを利用します。

Xilinxのシリーズの中でもスペックの低いSpartan7の評価ボードでテストしています。

今回使った評価ボードに関しては下記記事で紹介しています。(リンク先はこちら)

XilinxのFPGAの評価ボードを購入してみた。Spartan7に入門！

XilinxのFPGA評価ボードを購入して動かしてみました。最新のSpartan-7が搭載されて、カメラやHDMIと多くのIFと接続できるボードです。開発環境の構築からFPGAの書き込み方法まで分かりやすく紹介します。

USBシリアル通信ケーブルを使用

PCとFPGAの間のシリアル(UART)通信はUSBシリアル通信ケーブルを使用しています。

ボードにはTXD,RXDとGNDを接続している形となります。

FPGAの書き込みはJTAGケーブル

FPGAのプログラム書き込みはJTAGケーブルで行います。

「Vivado」同様に「Vitis」でも自動認識して、書き込むことが可能です。

※USB経由でFPGAに書き込める評価ボードならJTAGケーブルは必要ありません。

専用のJTAG-USBケーブルについては下記をご参考ください。(リンク先はこちら)

XilinxをJTAG-USBケーブルで書き込み！JTAG-HS2を試してみた

JTAG-HS2を使ってXilinxのFPGAにプログラムを書き込んでみました。従来の純正のダウンロードケーブルより、小型で非常に使いやすいです。 JTAG-USBケーブルを使ったFPGAへの書き込み方法を分かりやすく紹介します。

FPGAの開発環境を用意

C言語でプログラムするためにも、XilinxのFPGAのソフト開発環境(Vitis)を用意します。

本来VitisはOS,メモリなどにインストール要件があります。

但し、今回のテストレベルならば家庭用のノートPCでも十分に実施可能でした。

Vitisの簡単な使い方・インストールに関しては下記記事に記載しています。(リンク先はこちら)

VitisのインストールをWindowsで試してみた

VitisをWindowsのPCにインストールしてみました。本来、Vitisのインストール要件ではLinuxで高スペックPCが推奨されています。 Vitisが家庭用のPCでも動作できるのか試してみました。

MicroBlazeをVivadoで設定

最初にハードの開発環境「Vivado」の方でハードウェアの環境構築していきます。

Verilog・VHDLなどではなく、C言語でプログラムしたいので今回はMicroBlazeを使います。

※MicroBlaze…FPGA内部に(自由に)作れるソフトコアプロセッサ

今回記載している使い方は一例ですので、参考程度にお願いします。

あくまで趣味で簡単にテストできるブロック・コードを作成したレベルです。

ハードウェア全体像としては下記形です。

MicroBlazeのIPの使い方

Vivadoで「IP INTEGRATOR」→「Create Block Design」を選択します。

FPGAのハードウェアのブロック設計を行います。

「Diagram」の画面が出たら「+」をクリックするとIPを検索・選択できます。

「MicroBlaze」を選択すれば、IPを置くことが可能です。

MicroBlazeのIPを置くと、上に「Run Block Automation」が出てきますので選択します。

細かい設定を確認されますが、そのままOKを進めてもらっても構いません。

あえて言うと「Local Memory」を32KBぐらいに増やしておいた方が良いとは思います。

デフォルトは8KBです。

シリアル通信などの機能を増やしていくと、後々容量が足りない場合がありました。

ソフトCPUを使う上でのリセット・RAM・デバッガなどを自動的に配置されます。

リセットの「ext_reset_in」に関しては、PLLの「locked」の信号と繋げておきます。

PLLは入力をシングルエンドに変更

PLLも自動で作成されますが、差動入力となっているのでシングルエンド入力としています。

また今回は楽してPLLの入力リセット信号も省略します。

クロック100MHzの入力ポート含めて作成すると下記形となっています。

PLLの設定方法に関しては下記記事でも紹介していますので、一緒にご確認下さい。

FPGAのPLLの使い方！ロック信号と一緒にクロック出力してみた

FPGAでHDMIから画像出力！フリーのIPを使ってみた

GPIO・IIC・UARTのIPを設定

IPの検索でGPIO,IIC,UARTと検索して各IFのIPが出てきます。今回は3つとも配置します。

※周辺のポート・配線に関しては後ほど自動配置しますので、今は設定しなくて大丈夫です。

FPGA内のAXIバスを接続

MicroBlazeと各IFをAXIバスで接続します。

「Run Connection Automation」を選択して、各IFとポートにチェックを入れます。

自動接続でペリフェラル・ポート含めて配線されているはずです。

GPIOのIPに関しては使う分だけ設定します。今回はLED2個の出力のため下記としています。

All outuputsにチェック
GPIO Widthを「2」に変更

UARTに関しては使うボーレートの設定にします。今回は115200bpsとしています。

Baud Rateを115200に変更

FPGA設計を統合

これまでの操作でIPを使ってMicroBlazeを使用できるブロック図が完成しました。

下記記事でも実施したように、最終的にコンパイルできるように一度統合します。

FPGAでHDMIから画像出力！フリーのIPを使ってみた

「Sources」にあるIPブロックを右クリックして「Create HDL Wrapper」を選びます。

おそらく選択子が出てきますが「OK」を進めていけば大丈夫です。

「Sources」にあるVerilog、IPのファイルが無事統合されました。

XDCファイルを設定

最後に評価ボードで使うFPGAのピン配置をXDC(制約)ファイルに設定していきます。

入力100MHzのクロック、UART・GPIO・I2Cのピンを選択します。

ピン配置に関しては各個人で使うFPGAの評価ボードの回路図を参照お願いします。

各ポート名に関しては、先ほど統合したファイルの中を見て確認しておきます。

今回のXDCファイル設定は下記としています。

set_property -dict {PACKAGE_PIN N14 IOSTANDARD LVCMOS33} [get_ports uart_rtl_0_rxd];
set_property -dict {PACKAGE_PIN M14 IOSTANDARD LVCMOS33} [get_ports uart_rtl_0_txd];

set_property -dict {PACKAGE_PIN J1  IOSTANDARD LVCMOS33} [get_ports gpio_rtl_0_tri_o[0]];
set_property -dict {PACKAGE_PIN A13 IOSTANDARD LVCMOS33} [get_ports gpio_rtl_0_tri_o[1]];

set_property -dict {PACKAGE_PIN K11 IOSTANDARD LVCMOS33} [get_ports iic_rtl_0_scl_io];
set_property -dict {PACKAGE_PIN K12 IOSTANDARD LVCMOS33} [get_ports iic_rtl_0_sda_io];
set_property -dict {PACKAGE_PIN H4  IOSTANDARD LVCMOS33} [get_ports clk_100M];

set_property -dict {PACKAGE_PIN N14 IOSTANDARD LVCMOS33} [get_ports uart_rtl_0_rxd];

set_property -dict {PACKAGE_PIN M14 IOSTANDARD LVCMOS33} [get_ports uart_rtl_0_txd];

set_property -dict {PACKAGE_PIN J1 IOSTANDARD LVCMOS33} [get_ports gpio_rtl_0_tri_o[0]];

set_property -dict {PACKAGE_PIN A13 IOSTANDARD LVCMOS33} [get_ports gpio_rtl_0_tri_o[1]];

set_property -dict {PACKAGE_PIN K11 IOSTANDARD LVCMOS33} [get_ports iic_rtl_0_scl_io];

set_property -dict {PACKAGE_PIN K12 IOSTANDARD LVCMOS33} [get_ports iic_rtl_0_sda_io];

set_property -dict {PACKAGE_PIN H4 IOSTANDARD LVCMOS33} [get_ports clk_100M];

作成したXDC(制約)ファイルは「Constrains」の箇所に設定します。

XDCファイルをソースに追加する方法は下記記事でも記載しています。

XilinxのFPGAの評価ボードを購入してみた。Spartan7に入門！

コンパイルしてXSAをエクスポート

本来はシミュレーションなどする必要があるのですが、今回は簡単なテストのため省略します。

Vivadoでコンパイルして、作成したブロック図・制約ファイルが問題ないか確認します。

「Generate Bitstream」を選びます。ポップアップが出ますが気にせずOKを押して進めます。

もう一度、論理合成や配線の実行を聞かれますがデフォルトでOKで進めます。

暫く待つとコンパイル成功した場合には「～successfully completed」と表示されます。

選択子がありますが、いったんキャンセルを押してもらえれば大丈夫です。

コンパイル成功した後はハードウェアデザイン(XSA)のファイルを出力します。

「File」→「Export」→「Export Hardware」を選択します。

その後「Fixed」→「include bitstream」を選んで、任意の名前で保存します。

Vitisでプログラミング(C言語)

Vitis(Xilinxのソフトウェア総合開発環境)にてC言語を使い、プログラミングしていきます。

Vitisのインストール方法に関しては下記記事を参考ください。

VitisのインストールをWindowsで試してみた

Vitisを起動

デスクトップにあるショートカットのアイコンから「Vitis」を起動します。

VitisでXSAファイルを選択

左上のタブから「New」→「Application Project」を選択します。

Platformの選択が出てきますので、Vivadoで作成したハードウェアデザインを読み込みます。

「Create…」タブから「Browse…」から.xsaファイルを選びます。

C言語のテンプレートを選択

今回は楽するために、テンプレート箇所では「Hello World」を開いています。

※Cの空のプロジェクトである「Empty Application」でも同様に可能です。

ソースファイルを確認

アプリケーションプロジェクトの「src」フォルダにメインのプログラムが入っています。

※もし空のプロジェクトで作成した方は、src内にCのソースファイルを作成します。

「New」→「Other」→「C/C++」→「Source File」で作ることができます。

C言語でプログラム

ソースファイルに任意のC言語のプログラムを記載します。

実際使用したFPGAのプログラムは下記です。

元々のhelloworld.cに、参照したプログラム同様なGPIOの動作を追記した簡単なものです。

#include <stdio.h>
#include "platform.h"
#include "xil_printf.h"

#include <stdint.h>
#include <unistd.h>
#include "xparameters.h"


int main()
{
    volatile uint32_t *axi_gpio_data = (uint32_t *)XPAR_GPIO_0_BASEADDR;
    volatile uint32_t *axi_gpio_tri = (uint32_t *)(XPAR_GPIO_0_BASEADDR+4);

    int i, j;

    *axi_gpio_tri = 0; // Set All Output

    for(j=0; j<5; j++){
        for(i=0; i<4; i++){
            *axi_gpio_data = i;
            xil_printf("j = %d, i = %d\n",j, i);
            usleep(1000000); // 1sec sleep
        }
    }


    init_platform();
    print("Hello World\n\r");
    print("Successfully ran Hello World application");
    cleanup_platform();
    return 0;
}